PATENT ABSTRACTS OF JAPAN

(11)Publication number:

64-038209

(43) Date of publication of application: 08.02.1989

(51)Int.CI.

B28D 5/00

H01L 21/78

(21)Application number: 62-195571

(71)Applicant: NEC CORP

(22)Date of filing:


04.08.1987

(72)Inventor: IKEDA FUMIMARO

(54) PREPARATION OF SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To perform good cutting without damaging a pellet, by dicing a semiconductive wafer along the scribing line of one main surface thereof to provide a cut groove and subsequently bonding an adhesive sheet to the main surface of the semiconductive wafer before grinding the other main surface of the semiconductive wafer to divide said wafer into semiconductive pellets. CONSTITUTION: The wafer 1 is diced along the scribing line of one main surface thereof before the grinding of the back surface of the wafer 1 is performed to provide a cut groove. Next, a surface adhesive sheet 2 is bonded to one main surface of the wafer to fix and hold said wafer 1 to the surface adhesive sheet 2. Subsequently. the other main surface (back surface) of the wafer 1 is ground so as to reach the cut groove provided by dicing to divide the wafer 1 into indivisual pellets 3.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

BEST AVAILABLE COPY

Copyright (C); 1998,2003 Japan Patent Office



⑩ 日本国特許庁(JP)

⑪特許出願公開

四公開特許公報(A)

昭64-38209

@Int_Cl_4

識別記号

庁内整理番号

❸公開 昭和64年(1989)2月8日

B 28 D 5/00 H 01 L 21/78 Z-7366-3C Q-7376-5F

審査請求 未請求 発明の数 1 (全3頁)

❷発明の名称

半導体装置の製造方法

②特 願 昭62-195571

20出 願昭62(1987)8月4日

⑩発明者 池田 史麻呂 ⑪出願人 日本電気株式会社 東京都港区芝5丁目33番1号 日本電気株式会社内

東京都港区芝5丁目33番1号

①出 願 人 日本電気株式会社 ②代 理 人 弁理士 内 原 晋

明細 哲

1 発明の名称

半導体装置の製造方法

2. 特許請求の範囲

半導体ウェハを個々の半導体ペレットに分割する工程を備えた半導体装置の製造方法に於て、前記半導体ウェハの一主製面のスクライブラインに沿ってダイシングを行い切濘を設けた後、前記半導体ウェハの一主要面に粘滑シートを貼付け、次に前記半導体ウェハの他主要面を研削することにより前記個々の半導体ペレットに分割することを特徴とする半導体装置の製造方法。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は半導体装置の製造方法に係り、特に半 導体ウェハを悩々の半導体ペレットに分割する方 法に関する。

〔従来の技術〕

[発明が解決しようとする問題点]

前述した従来のウェハの分割方法は、粘着シート4に貼付けられたウェハ1を、完全に個々のペレットに分割するために、粘着シート4の一部まで切込む必要がある。この方法では、ダイシング

に使用されるブレードは、粘着シート 4 を切込ん だ時に、消耗量が、急激に増加することがわかっ ている。このため、ブレードの交換頻度が頻繁に なっている。

また、粘着シート 4 表面に塗布された粘着剤を、 ウエハ1のダイシングと同時に切削する為、粘着 剤を巻き上げ、ベレットの袋面に粘着剤が付着し ベレットに悪影響を与える。同時に、ダイシング 途中で切りはなされたウエハ1の個片が、ダイシ ング時のストレス及び、粘着シート 4 の伸縮によ り位置ずれをおとし、スクライブラインに対して カッティングラインがずれ、カッティング精度が 低下する。

本発明の目的は、前配問題点を解決し、プレードの消耗量を減少させ、ペレットをそこなり必配 もなく、良好にカッティングができるようにした 半導体装置の製造方法を提供することにある。

本発明の構成は、半導体ウエハを個々の半導体 ペレットに分割する工程を備えた半導体装置の製

[問題点を解決するための手段]

3 に分割する。

第2図(a)乃至第2図(e)は本発明の第2の実施例 の半導体装置の製造方法を工程順に示す領面図で ある。まず第1図(4)において、裏面研削を行なり 前のウェハ1を用意し、第1図(b)に於て、裏面粘 着シート4をエエハ1の他主奏面(裏面)に貼付 る。この状態で、ウエハ1のダイシングを行ない 切得を設けると、第1図(c)のようになる。次に第 1 図(d)のごとく、ウエへの一主奏面(表面) に表 面粘着シート2を貼付け、その次に裏面粘着シー ト4をはがす。その後、ウエハ1の裏面を研削す ることにより、第1図(e)に示すように、個々のペ レット3に分割する。本実施例では、ダイシング でウェハ1に切得を設ける工程からウェハ1の一 主表面に表面粘着シート2を貼付ける工程までに、 ダイシングによる切構でたとえウエハが割れても 裏面粘着シート4上に保持されている為、ウエハ 1の破損による廃棄をしなくてもよいという利点 がある。

[発明の効果]

造方法に於て、前配半導体ウェハの一主表面のスクライブラインに沿ってダイシングを行い、切神を設けた後、前配半導体ウェハの主表面に粘溶シートを貼付け、次に前配半導体ウェハの他主表面を研削することにより前配個々の半導体ペレットに分割することを特徴とする。

[與施例]

次に本発明について図面を参照して詳細に説明 する。

第1図(a)乃至第1図(d)は本発明の第1の実施例の半導体装置の製造方法を工程順に示す側面図である。まず第1図(a)にかいて、裏面研削を行なう前のウエハ1があり、第1図(b)に示すごとく、ウエハ1の一主表面のスクライブラインにそってダイシングを行い、切牌を設ける。次に第1図(c)に於て、ウエハ1の一主表面に表面粘着シート2に固定保持する。次に第1図(d)に於て、ウエハ1の他の主表面(裏面)を、前記ダイシングによって設けられた切牌まで研削することにより、個々のペレット

以上説明したよりに、本発明は、ダインング時に粘充シートまでも切込むことがなく、個々のペレットに分割することが容易となり、よってダインング時に使用されるブレードの消耗量が少なくブレードの交換頻度が少なくてすみ、また粘着シートを切込むことに起因する粘着剤の巻き上げによるペレット表面への付着がなくなり、さらにダインング油中でのウェへ個片のずれがなくなり、ダイシング精度を維持可能となり、スクライブラインに対するカッティンクラインのずれがなくなるといり効果がある。

4. 図面の簡単な説明

第1図(a)乃至第1図(d)は本発明の第1の突施例の半導体装置の製造方法を工程順に示す側面図、第2図(a)乃至第2図(e)は本発明の第2の実施例の半導体装置の製造方法を工程順に示す側面図、第3図(a)乃至第3図(d)は従来の半導体ウェハの分割方法を工程順に示す側面図である。

1、1……半導体ウエハ、2……表面粘着シー

(a) 1 半導体ウェハ (b) (c) 2 を面粘着シー (c) 2 を面粘着シー (d) 3 半導体ペレット 第1回 3 半導体ペレット (d) 3 半導体ペレット 第1回 3 半導体ペレット

